圖書詳細(xì)信息

印次：2-3

印刷日期：2014-12-22

圖書簡介

本書依據(jù)新修訂的《高等工業(yè)學(xué)校電子技術(shù)基礎(chǔ)課程教學(xué)基本要求》，并結(jié)合多年的教學(xué)實(shí)踐經(jīng)驗(yàn)編寫而成。主要內(nèi)容包括數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導(dǎo)體存儲器、脈沖波形的產(chǎn)生與變換、A/D與D/A轉(zhuǎn)換、可編程邏輯器件、VHDL語言簡介及其在數(shù)字系統(tǒng)分析與設(shè)計中的應(yīng)用舉例等。各章前有內(nèi)容提要、學(xué)習(xí)提示，章末有小結(jié)、思考題與習(xí)題。

本書可作為高等學(xué)校電氣信息類、電子信息類、計算機(jī)類及相近專業(yè)本科生數(shù)字電子技術(shù)基礎(chǔ)教材和教學(xué)參考書，也可作為有關(guān)工程技術(shù)人員的參考書。

圖書目錄

第1章數(shù)字邏輯基礎(chǔ) 1

1.1概述 1

1.1.1數(shù)字技術(shù)的特點(diǎn) 1

1.1.2數(shù)字電路的發(fā)展 2

1.1.3數(shù)字電路的研究對象、分析工具及描述方法 3

1.2數(shù)制與碼制 3

1.2.1基數(shù)、位權(quán)的基本概念 3

1.2.2幾種常用的數(shù)制 4

1.2.3數(shù)制之間的相互轉(zhuǎn)換 5

1.2.4碼制 8

1.3三種基本邏輯運(yùn)算 9

1.3.1與運(yùn)算 10

1.3.2或運(yùn)算 11

1.3.3非運(yùn)算 12

1.3.4常用復(fù)合邏輯 12

1.4邏輯代數(shù)的基本定理 13

1.4.1邏輯代數(shù)的基本定律 13

1.4.2基本規(guī)則 15

1.4.3基本定律的應(yīng)用 16

1.5邏輯函數(shù)及其表示方法 17

1.5.1邏輯函數(shù)的定義 17

1.5.2邏輯函數(shù)的表示方法 17

1.6邏輯函數(shù)的化簡 19

1.6.1邏輯函數(shù)化簡的意義 19

1.6.2代數(shù)化簡法 20

1.6.3卡諾圖化簡法 23

本章小結(jié) 30

思考題與習(xí)題 30

第2章邏輯門電路 33

2.1簡單的與、或、非門電路 33

2.1.1二極管的開關(guān)特性 33

2.1.2三極管的開關(guān)特性 34

2.1.3簡單的與、或、非門電路 36

2.2TTL與非門電路 39

2.2.1TTL與非門的工作原理 39

2.2.2TTL與非門的外特性 41

2.2.3TTL與非門的主要參數(shù) 44

2.2.4抗飽和TTL電路 48

2.2.5集電極開路與非門和三態(tài)與非門 49

2.3CMOS門電路 53

2.3.1NMOS邏輯門電路 53

2.3.2CMOS邏輯門電路 54

2.3.3CMOS傳輸門 57

2.4邏輯門電路使用中的幾個實(shí)際問題 58

2.4.1各種門電路之間的接口問題 58

2.4.2多余輸入端的處理措施 60

2.4.3集成邏輯門器件的選擇 60

本章小結(jié) 61

思考題與習(xí)題 61^[1]

第3章組合邏輯電路 65

3.1概述 65

3.1.1組合邏輯電路的特點(diǎn) 65

3.1.2組合邏輯電路邏輯功能描述方式及其相互關(guān)系 66

3.2組合邏輯電路的分析方法 69

3.3組合邏輯電路設(shè)計的一般方法 72

3.4編碼器與譯碼器 74

3.4.1編碼器 74

3.4.2譯碼器 79

3.5數(shù)據(jù)分配器與數(shù)據(jù)選擇器 86

3.5.1數(shù)據(jù)分配器 86

3.5.2數(shù)據(jù)選擇器 87

3.6算術(shù)運(yùn)算電路 91

3.6.1加法器 91

3.6.2二進(jìn)制減法運(yùn)算 93

3.6.3加法器應(yīng)用舉例 96

3.6.4數(shù)值比較器 97

3.7組合邏輯電路應(yīng)用舉例 100

3.7.1奇偶發(fā)生器/校驗(yàn)器在數(shù)據(jù)傳輸中的應(yīng)用 101

3.7.2簡易交通信號燈控制電路 102

3.7.3全加器電路實(shí)現(xiàn)形式的多樣性討論 104

3.8組合邏輯電路中的競爭-冒險 108

3.8.1產(chǎn)生競爭-冒險的原因 108

3.8.2冒險現(xiàn)象的判別 110

3.8.3消除冒險現(xiàn)象的方法 112

本章小結(jié) 113

思考題與習(xí)題 114

第4章觸發(fā)器 120

4.1概述 120

4.2觸發(fā)器的電路結(jié)構(gòu)與工作原理 121

4.2.1基本RS觸發(fā)器 121

4.2.2同步RS觸發(fā)器 124

4.2.3主從觸發(fā)器 128

4.2.4邊沿觸發(fā)器 131

4.3觸發(fā)器的邏輯功能及其描述方法 134

4.3.1RS觸發(fā)器 135

4.3.2JK觸發(fā)器 136

4.3.3D觸發(fā)器 136

4.3.4T觸發(fā)器 138

4.4觸發(fā)器的動態(tài)工作特性 140

4.4.1傳輸延遲時間 140

4.4.2建立時間 140

4.4.3保持時間 141

4.4.4最大時鐘頻率 141

本章小結(jié) 142

思考題與習(xí)題 142

第5章時序邏輯電路 148

5.1概述 148

5.1.1時序邏輯電路的一般結(jié)構(gòu)形式 148

5.1.2時序邏輯電路的描述方法 149

5.2時序邏輯電路的分析方法 150

5.2.1同步時序邏輯電路分析舉例 150

5.2.2異步時序電路分析舉例 153

5.3寄存器和移位寄存器 154

5.3.1寄存器 154

5.3.2移位寄存器 155

5.4計數(shù)器 158

5.4.12n進(jìn)制計數(shù)器組成規(guī)律 158^[2]

5.4.2集成計數(shù)器 161

5.4.3計數(shù)器的設(shè)計方法 167

5.5順序脈沖發(fā)生器與序列信號發(fā)生器 176

5.5.1順序脈沖發(fā)生器 176

5.5.2序列信號發(fā)生器 177

5.6時序邏輯電路應(yīng)用舉例 179

5.6.1定周期交通信號燈控制電路 179

5.6.2多路脈沖信號形成電路 179

本章小結(jié) 180

思考題與習(xí)題 180

第6章半導(dǎo)體存儲器 185

6.1概述 185

6.2只讀存儲器 188

6.3隨機(jī)存儲器 195

本章小結(jié) 201

思考題與習(xí)題 201

第7章脈沖波形的產(chǎn)生與變換 205

7.1概述 205

7.2多諧振蕩器 206

7.2.1反相器與RC元件組成的環(huán)形多諧振蕩器 207

7.2.2采用石英晶體的多諧振蕩器 212

7.3單穩(wěn)態(tài)觸發(fā)器 213

7.3.1門電路與RC元件構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 213

7.3.2集成單穩(wěn)態(tài)觸發(fā)器 215

7.3.3單穩(wěn)態(tài)觸發(fā)器的應(yīng)用 217

7.4施密特觸發(fā)器 218

7.4.1門電路構(gòu)成的施密特觸發(fā)器 219

7.4.2施密特觸發(fā)器的應(yīng)用 221

7.5555定時器及其應(yīng)用 223

7.5.1555定時器的電路組成及工作原理 223

7.5.2555構(gòu)成的施密特觸發(fā)器 225

7.5.3555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 225

7.5.4555構(gòu)成的多諧振蕩器 226

7.6應(yīng)用電路舉例 229

本章小結(jié) 231

思考題與習(xí)題 231

第8章數(shù)/模與模/數(shù)轉(zhuǎn)換電路 236

8.1概述 236

8.2數(shù)/模轉(zhuǎn)換電路 237

8.2.1D/A轉(zhuǎn)換的基本思路 237

8.2.2典型的D/A轉(zhuǎn)換電路 238

8.2.3D/A轉(zhuǎn)換器的輸出方式 240

8.2.4D/A轉(zhuǎn)換器的主要技術(shù)參數(shù) 243

8.2.5集成D/A轉(zhuǎn)換器舉例 244

8.3模/數(shù)轉(zhuǎn)換電路 245

8.3.1A/D轉(zhuǎn)換的基本原理 245

8.3.2直接A/D轉(zhuǎn)換器 247

8.3.3間接A/D轉(zhuǎn)換器 252

8.3.4A/D轉(zhuǎn)換器的主要技術(shù)參數(shù) 254

8.3.5集成A/D轉(zhuǎn)換器舉例 255

本章小結(jié) 256

思考題與習(xí)題 256

第9章可編程邏輯器件 259

9.1概述 259

9.1.1可編程邏輯器件發(fā)展過程簡介 259

9.1.2PLD的分類 260

9.1.3PLD中門電路的習(xí)慣表示方法 262

9.2PLA和PAL的電路結(jié)構(gòu) 262

9.2.1PLA的電路結(jié)構(gòu)與應(yīng)用舉例 262

9.2.2PAL的電路結(jié)構(gòu)與應(yīng)用舉例 262

9.3通用陣列邏輯 268

9.3.1GAL器件的基本結(jié)構(gòu) 268

9.3.2可編程輸出邏輯宏單元OLMC 268

9.3.3GAL器件的特點(diǎn) 273

9.4高密度可編程邏輯器件 273

9.4.1典型的CPLD結(jié)構(gòu) 274

9.4.2現(xiàn)場可編程門陣列FPGA 279

9.4.3CPLD與FPGA比較 282

本章小結(jié) 283

思考題與習(xí)題 283

第10章VHDL語言簡介 285

10.1VHDL語言基礎(chǔ) 285

10.1.1標(biāo)識符、常量及信號 286

10.1.2數(shù)據(jù)類型 287

10.1.3運(yùn)算操作符 288

10.1.4基本設(shè)計單元 289

10.2常用組合邏輯功能器件的VHDL語言描述 291

10.2.1VHDL語言的主要描述語句 291

10.2.2常用組合邏輯功能器件的VHDL描述 294

10.3觸發(fā)器的VHDL語言描述 299

10.3.1時鐘信號的VHDL描述 299

10.3.2D觸發(fā)器的VHDL描述 300

10.3.3JK觸發(fā)器的VHDL描述 301

10.3.4RS觸發(fā)器的VHDL描述 303

10.4常見時序邏輯電路的VHDL語言描述 304

10.4.1生成語句及元件例化語句 304

10.4.2寄存器的VHDL描述 306

10.4.3計數(shù)器的VHDL描述 308

本章小結(jié) 310

思考題與習(xí)題 310

第11章VHDL在數(shù)字系統(tǒng)分析與設(shè)計中的應(yīng)用舉例 311

11.1鍵盤編碼器電路組成及程序分析 311

11.2具有基本功能的數(shù)字時鐘電路的設(shè)計 315

11.2.1設(shè)計要求及系統(tǒng)框圖 315

11.2.2從上到下的層次化設(shè)計 316

11.2.3從下向上創(chuàng)建模塊 318

11.2.4設(shè)計頂層模塊的VHDL源程序 324

11.3簡易交通信號燈控制電路的設(shè)計 327

11.3.1設(shè)計要求及系統(tǒng)框圖 327

11.3.2從上到下的層次化設(shè)計 328

11.3.3從下向上創(chuàng)建模塊 329

本章小結(jié) 333

思考題與習(xí)題 333

參考文獻(xiàn) 334^[2]